winniewei -- 周二, 07/05/2022 - 17:29 本视频教程阐述了如何创建一个Vivado工程，以及如何基于VHDL设计案例和EV12AQ600-ADX-EVM演示板，在Kintex Ultrascale FPGA上实现ADX4 IP。本教程还介绍了加载FPGA比特流、使用Vivado检索ADX4 IP处理的采样数据以及使用Python图形用户界面(GUI)分析SFDR性能的所有步骤。更多信息，请点击下面的链接：ADX4 IP Teledyne SP Devices 技术演讲和白皮书EV12AQ600-ADX-EVM 演示工具使用指南EV12AQ600 ADC 产品页面
