今天，RED Semiconductor（以下简称 "RED"）宣布推出算法微处理器 ISA（指令集架构）和硬件设计 VISC，将 RISC-V 的功能扩展到边缘人工智能、自动驾驶和密码学领域。
VISC 是一个加速的 RISC-V 微处理器内核，可优化复杂的数学算法，以便在其重新配置硬件引擎中并行执行。与标准 RISC-V 相比，VISC 所带来的性能提升是无处不在的人工智能时代以及相关数据呈指数级增长所需要的。
VISC ISA 使开发人员能够用标准 RISC-V 指令集、RISC-V 向量扩展或 x86 和 Arm 等其他 ISA 所需的代码量的一小部分来描述复杂的算法。VISC 硬件对整个算法进行解压缩，并对各元素的执行进行排序，以优化并行执行。VISC ISA 和硬件结合在一起，在每单位功耗的算法性能方面可提供超过 100 倍的执行效益，其单发多执行（SiMex™）架构优化了硅面积的性能。
RED Semiconductor首席执行官 James Lewis 说："RISC-V 有潜力成为无处不在的边缘人工智能的首选架构，就像 Arm 成为智能手机架构一样。为此，它需要一种差异化的强大硬件方法，能够更高效地执行人工智能计算。RED凭借 VISC 走在前沿，这是一种基于 RISC-V 的方法，可从根本上简化算法处理，从而提供速度更快、体积更小、功耗更低的边缘人工智能解决方案。VISC 具有专用硬件加速器的性能优势和通用微处理器的多功能性。对于 SoC 开发人员来说，它可以通过统一的指令集和硬件内核实现多种异构计算功能。
Jon Peddie Research 总裁 Jon Peddie 说："RED Semiconductor可能会在 RISC-V 刚刚起飞的拐点上一举成名，从而有机会成为 RISC-V 社区的关键性能加速器。VISC 有可能重塑边缘 AI 等细分市场的异质 SoC 设计，就像 GPU 在智能手机市场所做的那样，成为价值的重要驱动力。"
VISC 内部
VISC执行架构是作为一个功能齐全的独立RISC-V兼容内核创建的，非常适合在ASIC和FPGA中使用。它具有出色的内存效率，在计算过程中消除了内存访问，从而提高了安全性。它具有运行通用计算功能、操作系统、数学加速、信号处理和图形功能的多功能性，这意味着它可用作协处理器或异构计算 SoC 中的所有功能。
RED 的 RISC-V算法处理方法采用了预编码系统，使 RISC-V 标量指令得以并行化。VISC 的寄存器、解码器和执行引擎都经过优化，可高效并行计算复杂的重复函数，如 FFT（快速傅立叶变换）、DCT（离散余弦变换）、矩阵乘法和大整数数学。成倍提高这些函数的效率是实现无处不在的安全人工智能计算的关键。支持 VISC 的 RISC-V 处理器可快速处理大量数据，从而支持人工智能推理、高性能计算、实时分析和视频流等数据量大的应用。
VISC 可实现 100 倍的代码密集化、执行性能提升和功耗降低。此外，VISC 还具有出色的代码密度--例如，矩阵乘法只需三条指令，而当今主流 ISA 需要 100 多条指令。VISC 可从一个内核扩展到超过 1000 个内核，支持从边缘到 HPC（高性能计算）的超大规模应用。虽然 VISC 目前是针对 RISC-V 实现的，但从根本上讲，它与 ISA 无关，RED Semiconductor 今后可能将其应用于其他指令集架构。
VISC 架构在执行性能方面实现了质的飞跃。它包含一个解压缩引擎，可同时对代码进行解码，并加速向执行单元的发送，从而实现了从单发流水线到多发流水线的多重执行。然后，执行优化引擎确定性地排序和执行多达 16 条并行指令。所有指令类型都可访问 VISC 的多功能深度寄存器集，从而可以在寄存器中执行复杂的例程，消除高速缓存缺失。在执行例程之前，所有处理都保留在内核中，从而减少了黑客攻击的可能性。
Lewis 继续说："根据 SHD 集团的市场预测，到 2030 年，将有 160 亿个 SoC 使用 RISC-V 内核。我们相信这是完全可以实现的，但需要在性能、安全性和设计方法上实现差异化。我们已经在与 RISC-V、密码学和工具公司建立合作关系，以提供一个引人注目的解决方案，将 RISC-V 处理器设计转变为人工智能的动力源。"
VISC 可为算法处理需求日益增长的广泛市场提供处理器，这些市场包括：航空航天、AI/ML、AR/VR、自动驾驶、关键基础设施、金融科技、健康科技、高性能计算和工业 4.0。
RED Semiconductor是ChipStart UK的首批成员之一，ChipStart UK是政府支持的孵化器，通过国家半导体战略启动，由Silicon Catalyst UK运营。
关于 Red Semiconductor：
RED Semiconductor 成立于 2021 年，旨在通过其名为 VISC（多功能内在结构计算）的半导体核心 IP 实现微处理器性能的大幅提升。
VISC 与标准 RISC-V ISA 兼容，采用 RED 的创新压缩和排序技术，可优化整个算法例程的并行执行。它具有很强的可扩展性，能够实现从嵌入式计算到高性能计算的所有功能。
通过整体执行整个例程，而不是顺序执行单个元素，VISC 可以在降低功耗的同时提供更高的性能。VISC 使用功能强大的 64 x 128 深度字节可访问寄存器，其执行优化引擎可最大限度地减少或消除对外部片外内存的加载/存储访问。由于密码数据和私钥永远不会暴露在外部数据总线上，因此在其精密寄存器中内部执行可实现更高的安全性/私密性。我们已经在与合作伙伴合作，在我们的 IP 上实施先进的安全软件，并提供人工智能时代所需的性能。
更多信息请登录官网： www.redsemiconductor.com
