作者：张国斌
7月6日——在今天芯动科技主办的2021 国产IP与定制芯片生态大会上，三星半导体总监YK Lee在发言中指出，到2030年，三星将在代工领域投资1000亿美元，将三星打造为真正的代工巨头，覆盖接口、汽车、移动、消费和高性能处理器领域。
YK Lee的PPT显示，三星将在2023年量产3nm GAA工艺技术。
他表示在每一代工艺上，三星都有改进
几天前，三星宣布3nm GAA流片成功。在3nm节点，三星选择了下一代工艺技术——GAA环绕栅极晶体管，通过使用纳米片设备制造出了MBCFET（Multi-Bridge-Channel FET，多桥-通道场效应管），该技术可以显著增强晶体管性能，主要取代FinFET晶体管技术。
根据三星的说法，与5nm制造工艺相比，3nm GAA技术的逻辑面积效率提高了35%以上，功耗降低了50%，性能提高了约30%。
从他公布的数据看，每一代技术在速度、面积和功耗上都后明显的改进。
三星早在2019年就公布了3nm GAA工艺的PDK物理设计套件标准，这次3nm芯片流片是跟Synopsys合作完成的，双方联合验证了该工艺的设计、生产流程，是3nm GAA工艺的里程碑。
YK Lee表示三星代工是面向所有主流领域
针对AI和高性能计算，三星有完整的解决方案，分别是高级工艺、高级封装和高级ip。
在高级封装上，半导体领头羊都有自己的技术，台积电有CoWoS，Intel有Foveros。三星的3D封装技术叫X-Cube。
X-Cube的全称是eXtended-Cube，意为拓展的立方体。在Die之间的互联上面，它使用的是成熟的TSV工艺，即硅穿孔工艺。目前三星自己的X-Cube测试芯片已经能够做到将SRAM层堆叠在逻辑层之上，通过TSV进行互联，制程是他们自家的7nm EUV工艺。三星表示这样可以将SRAM与逻辑部分分离，更易于扩展SRAM的容量。另外，3D封装缩短了Die之间的信号距离，能够提升数据传输速度并提高能效。
X-Cube可灵活应用于未来芯片之上，包括5G、AI和高性能计算等领域的芯片均可使用该技术。三星表示X-Cube已经在自家的7nm和5nm制程上面通过了验证，计划和无晶圆厂的芯片设计公司继续合作，推进3D封装工艺在下一代高性能应用中的部署。
三星也有自己的高级代工生态计划（SAFE）如在SAFE EDA领域，三星有12个合作伙伴，在SAFE IP 领域，三星有52个合作伙伴。
芯动科技就是三星的IP合作伙伴，主要在GDDR6,LPDDR4X等存储器和接口方面合作。
他表示三星会加大EUV产线，5月21日，三星宣布计划提高其在韩国平泽市新生产线的晶圆代工生产能力。三星电子指出，该生产线已于本月开始建设，将专注于基于EUV的5纳米及以下工艺技术，预计将于2021年下半年全面投入生产。
根据规划，三星将于今年下半年开始在华城工厂开始批量生产5nm EUV工艺。加上平泽工厂，三星将在韩国和美国总共拥有7条晶圆代工生产线，其中包括6条12英寸生产线和1条8英寸生产线。
与7nm EUV工艺对比，三星5nm EUV工艺的性能提升10%，功耗降低了20%，逻辑面积效率提升25%。
总之，未来三星将是台积电强劲对手，目前在美国和韩国，三星都有高端300mm晶圆厂。
注：本文为原创文章，未经作者授权严禁转载或部分摘录切割使用，否则我们将保留侵权追诉的权利！
